電源・信号品質&ノイズ トラブル解決セミナー

電源電圧が低電圧化し許容される変動幅が小さくなる一方で、消費電流は増えており、電源品質(PI:パワーインテグリティー)のトラブルが多発しています。また、高速化するデータレート、より集積度が高くなる回路を背景に、信号品質(SI:シグナルインテグリティー)とEMCノイズの課題も大きくなっています。これらのPI/SI/ノイズの課題は、それぞれが複雑に関連しあうため、すべての問題を全体的に捉え、総合的なアプローチをしていくことが設計、開発、トラブルデバッグの成功へのキーポイントとなっていきます。本セミナは、パワーインテグリティ、シグナルインテグリティ、EMIノイズの問題を関連性のある一連の問題ととらえ、周波数軸 vs 時間軸での評価、実測 vs シミュレーションの相関など様々な切り口で問題をとらえ、トラブル解決のアイデアをエンジニアの皆様へご提供するセミナです。

時節柄ご多忙のこととは存じますが、万障お繰り合わせの上、ご来場賜りますようお願い申し上げます。

開催概要

日時 2015年3月23日(月) 10:30〜17:20
 (※) 受付は、10:00 より開始致します。
会場 秋葉原コンベンションホール
住所: 東京都千代田区外神田1-18-13 秋葉原ダイビル2F
交通: JR秋葉原駅 ・・・・・・・・・・・・・・・・ 徒歩1分
東京メトロ銀座線 末広町駅・・・・・ 徒歩3分
東京メトロ日比谷線 秋葉原駅・・・ 徒歩4分
つくばエクスプレス 秋葉原駅・・・・ 徒歩3分
会場
受講料 無料(事前申込制)
申込締切 定員になり次第締め切らせていただきます。
お早めにお申し込みください。
※同業他社の方、および個人の方のご参加は、お断りさせて頂く場合がございます。 あらかじめご了承ください。
定員 300名 
対象
主催 キーサイト・テクノロジー合同会社
共催 RITAエレクトロニクス株式会社
協賛
お申し込みに関する
お問合わせ先
キーサイト・イベント事務局  
e-mail:keysight@cgc.co.jp
※会場での無断写真撮影および資料の無断転載は堅くお断りいたします。
お申込みには会員登録が必要となります。
会員で無い方は、左の「会員登録」ボタンより会員登録を行ってください。
ログインID/パスワードをお持ちの方はログインしてから「申込」ボタンをクリックしてお申し込みください。
会員登録後は、お客様情報の再入力が不要になり、セミナへのお申込みが簡単になります。
また、開催後のセミナテキストのダウンロードをご利用いただけます。

ログインID :
パスワード :
ログインID/パスワードをお忘れの方はこちら

概要/スケジュール

10:00〜
受付
10:30〜11:30
セッション1: 半導体安定動作・外部インタフェース規格・ノイズ規制対応のためのボード開発手法の最新動向
RITAエレクトロニクス株式会社 iNARTE認定EMCエンジニア
池田 聡 氏
産業機器やオートモーティブ分野の画像処理ボード等、ハードウェア開発時には半導体の安定動作、外部インタフェースのリターンロス規格合致、および製品に関するノイズ規制合致が必要です。 ネットワークアナライザー等の電子計測器や電磁界シミュレーションソフトを活用する事で、基板設計の指針導出・妥当性検証、ノイズ対策部品や基板層数の合理化によるボードのコスト削減、および部品実装品の動作不具合や規格不合致に対する問題解決が可能になります。 これら手法の最新動向と共に、適用例としてFreescale社の画像処理プロセッサやSemtec社 SDIデバイス搭載ボードを紹介します。またDDR4対応の最新動向として波形測定用プローブアダプターをご案内します。
11:30〜12:30
Lunch
12:30〜13:30
セッション2: SI/PI協調解析で克服するシングルエンド高速伝送 〜DDR4設計を題材に〜
電子計測本部 第3営業統括部 EDAソリューション部
梅川 光晴
低消費電力と高速化に伴い、電源リップルやタイミングのマージンが小さくなってきています。また、SI/PI/EMIは有機的に結びついており、それぞれを個々にみるのではなく、全体を捉えて設計していく必要があります。特にシングルエンド伝送を使っているDDRメモリでは、SI/PI/EMIの考慮がより重要度を増しており、トラブルも多発しています。 本セミナでは、DDR4の設計事例を題材にとりあげて、SI/PI協調シミュレーション解析を活用した設計手法を解説します。例えば、PIを確保するためのバイパスコンデンサがSIにどのように影響するかなどを事例で紹介し、SI/PI/EMIの相互の関連を初心者にもイメージしやすい例題で説明するともに、実践に使えるSI/PI協調解析を用いた設計方法を紹介します。
13:30〜13:40
休憩
13:40〜14:40
セッション3: 電源ノイズ評価、時間領域からのアプローチ
電子計測本部 アプリケーションエンジニアリング部門
荒井 信隆
高速シリアル伝送で問題となるジッタの最大要因はICの電源電圧ノイズとも言われています。その電源電圧変動の観測のため、従来からオシロスコープを利用した各種の観測手法が利用されてきましたが、様々な要因によりノイズの真の姿を捉えることができませんでした。 本セッションでは、新しく開発された電源ノイズ観測専用のプローブを利用することにより、従来では不可能なレベルのノイズ観測が可能であることを示します。また、その特性を活かした各種の時間領域解析アプローチについても紹介します。
14:40〜15:10
休憩
15:10〜16:10
セッション4: 電源問題解決の要、超低電源インピーダンス測定手法
電子計測本部 アプリケーションエンジニアリング部門
青木 秀樹
高速デジタルICに安定したDC電源を供給するには、デジタルICから見た電源インピーダンスを極めて低いインピーダンスに抑える必要があります。シミュレーション上では電源インピーダンスが抑えられていても、実測しないと本当に性能が出ているかは未知のままです。 本セッションではネットワーク・アナライザによる電源の低インピーダンス測定手法等、周波数領域による評価方法を中心に説明致します。 また、周波数領域によるインピーダンスの実測結果を時間領域の結果に変換する手法や、同時スイッチング問題がIC出力波形品質に与える 影響について実測値を利用したシミュレーション事例を紹介します。
16:10〜16:20
休憩
16:20〜17:20
セッション5: 散発的なノイズを確実に捉えるリアルタイム スペクトラム・アナライザ
電子計測本部 アプリケーションエンジニアリング部門
高橋 智
従来の掃引型スペクトラム・アナライザはバンドパスフィルタで切り取った各周波数の信号レベルをつなぎ合わせて1つのスペクトラムを得ます。この方式は広い周波数範囲を高いダイナミックレンジで測定するのに適していますが、散発的なパルス状のノイズを捉えるのには適しません。散発的ノイズを捉えるのに有効なもう1つのスペクトラム測定方式であるFFTを用いたリアルタイムスペクトラムアナライザが適しており、このセッションではその動作と特徴を紹介します。また、周波数軸VS時間軸の同時相関解析など、さらに踏み込んだ解析を可能とするベクトルシグナルアナライザを紹介します。
17:20〜17:50
プロダクトフェア
*記載内容は事情により変更になる場合がございます。予めご了承下さい。
*各セッションの内容には、過去のセミナの内容を含む場合がございます。